運算需求遇關鍵問題　英特爾聯合台積電、高通打造先進封裝生態系

上月舉辦的2022國際超大型積體電路技術研討會，英特爾公司資深副總裁暨封裝∕測試開發事業部總經理Babak Sabi，以工程專家與產業領導者的身分，說明先進封裝生態系所遇到的挑戰，並以英特爾的解決方案為例，闡述現在以及未來的推動方向，更要帶動整個產業的標準化，滿足未來運算需求。

隨著數位時代對於運算需求的增長，處理器核心越來越多、效能越來越強大，一個關鍵問題將逐漸浮上檯面：「該如何提供足夠的資料吞吐量，才能夠維持高效能、高輸出的運算結果？」大數據進一步催生高頻寬、大容量記憶體的需求，但現實情況無法隨心所欲地提升傳輸所需的功耗，需以有效率的方式傳輸大量資料。

Babak Sabi指出，位於處理器核心內部的快取記憶體為靜態記憶體（SRAM）結構，儲存單一位元通常需要6個電晶體，享有幾乎與核心一樣快的速度，倘若加大快取記憶體，則十分耗能且需要不小的矽晶片面積；在處理器封裝之外的系統記憶體為動態記憶體（DRAM）結構，儲存單一位元僅需要1個電晶體和1個電容，設計上針對容量最佳化，提升速度反而不是件容易的事。

在這兩者之間，HBM（High Bandwidth Memory）以TSV（Through-Silicon Via）堆疊多個晶粒，單一封裝使用1024bit匯流排寬度，以此提供更大的空間和更高的頻寬，但需要更高密度、更先進的封裝技術，盡可能地將HBM封裝至靠近處理器之處。

追求降低每單位位元移動的功耗需求，並持續推動互連頻寬與密度，不僅要求先進封裝需達成全面性的創新，更需要整個產業生態系一同合作，從系統、電路板、封裝再到複合晶粒體（die complex），都有要跨越的城池。

英特爾已有推動系統、電路板、封裝、晶粒開發和整合的路線圖，與先進封裝有關的內容包含：系統層級—透過改良後的晶粒和封裝架構，降低每單位位元移動時所需功耗；電路板層級—整合光學傳輸，以便繼續提升頻寬速度與密度；封裝層級—使用次世代熱界面材料（TIM）改善散熱、透過Coax MIL提升電源傳輸效率、共同封裝光學傳輸元件；複合晶粒體—提升晶粒間的互連頻寬，並制定相互溝通的產業標準（如UCIe）。

在先前英特爾也宣布將聯合台積電、微軟、三星、高通、超微及日月光投控等科技大廠，共同打造Universal Chiplet Interconnect Express（UCIe）產業聯盟，共同開拓小晶片（Chiplet）生態系，可望成為未來先進製程的新趨勢。